LCMXO2-2000HC-4BG256C FPGA – Eremu Programagarriko Ate Matrizea 2112 LUT 207 IO 3.3V 4 Abiadura

1. Logika Malguaren Arkitektura

• Sei gailu, 256tik 6864ra LUT4 eta 18tik 334ra S/I-rekin  Ultra Low Power Devices

• 65 nm-ko potentzia txikiko prozesu aurreratua

• 22 µW-ko itxaron-potentzia bezain baxua

• Programatzeko moduko sarrera/irteera diferentzial baxuko aldakuntza programagarriak

• Itxaroteko modua eta beste energia aurrezteko aukera batzuk 2. Txertatutako eta banatutako memoria

• Gehienez 240 kbit-eko sysMEM™ txertatutako bloke RAMa

• Gehienez 54 kbit-eko RAM banatua

• FIFO kontrol logika dedikatua

3. Txip barruko erabiltzaile flash memoria

• Gehienez 256 kbit Erabiltzailearen Flash Memoria

• 100.000 idazketa-ziklo

• WISHBONE, SPI, I2 C eta JTAG interfazeen bidez eskuragarri

• Prozesadore biguneko PROM edo Flash memoria gisa erabil daiteke

4. Aurrez diseinatutako iturri sinkronoko sarrera/irteera

• DDR erregistroak S/I zeluletan

• Engranaje-logika dedikatua

• 7:1 engranajea pantaila-sarrera/irteeretarako

• DDR generikoa, DDRX2, DDRX4

• DDR/DDR2/LPDDR memoria dedikatua DQS euskarriarekin

5. Errendimendu handiko eta malgutasunezko sarrera/irteerako bufferra

• SysIO™ bufferrak interfaze sorta zabala onartzen du:

– LVCMOS 3.3/2.5/1.8/1.5/1.2

– LVTTL

– PCI

– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL

– SSTL 25/18

– HSTL 18

– Schmitt abiarazle sarrerak, 0,5 V-ko histeresia arte

• S/I-ek hot socketing-a onartzen dute

• Txip barruko amaiera diferentziala

• Programatzeko modua gora edo behera

6. Txip barruko erloju malgua

• Zortzi erloju nagusi

• Bi ertz-erloju gehienez abiadura handiko S/I interfazeetarako (goiko eta beheko aldeetan bakarrik)

• Gehienez bi PLL analogiko gailu bakoitzeko, n zatiki-maiztasun sintesiarekin

– Sarrerako maiztasun-tarte zabala (7 MHz-tik 400 MHz-ra)

7. Ez-lurrunkorra, infinituki birkonfiguragarria

• Berehala pizten da

– mikrosegundoetan pizten da

• Txip bakarreko irtenbide segurua

• JTAG, SPI edo I2C bidez programagarria

• Volatilik gabeko programazioaren atzeko planoan onartzen du

8.teila memoria

• Aukerako abio bikoitza kanpoko SPI memoriarekin

9. TransFR™ birkonfigurazioa

• Sistemak funtzionatzen duen bitartean, logika eguneratzea eremuan bertan

10. Sistema Mailako Laguntza Hobetua

• Txipean indartutako funtzioak: SPI, I2C, tenporizadorea/kontagailua

• Txip barruko osziladorea % 5,5eko zehaztasunarekin

• Sistemaren jarraipena egiteko TraceID bakarra

• Behin Programatzeko (OTP) modua

• Elikatze-iturri bakarra funtzionamendu-eremu zabalarekin

• IEEE 1149.1 estandarraren muga-eskaneatzea

• IEEE 1532 araudiarekin bateragarria den sistema barruko programazioa

11. Pakete aukera sorta zabala

• TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN pakete aukerak

• Oinarri txikiko pakete aukerak

– 2,5 mm x 2,5 mm bezain txikia

• Dentsitatearen migrazioa onartzen da

• Halogenorik gabeko ontzi aurreratua