AM3352BZCZA100 Mikroprozesadoreak - MPU ARM Cortex-A8 MPU

• Gehienez 1 GHz Sitara™ ARM® Cortex® -A8 32 biteko RISC prozesadorea

– NEON™ SIMD koprozesadorea

- 32KB L1 Instrukzioa eta 32KB Datu-Cachea Errore bakarreko hautematearekin (parekidetasuna)

- 256KB L2 cache erroreak zuzentzeko kodearekin (ECC)

– On-Chip Boot ROM 176KB

– 64KB RAM dedikatua

– Emulazioa eta arazketa – JTAG

- Eten kontrolatzailea (128 eten eskaera gehienez)

• Txipako memoria (L3 RAM partekatua)

– 64KB erabilera orokorreko on-chip memoria kontrolagailu (OCMC) RAM

– Master guztien eskura

- Esnatze azkarrarako atxikipena onartzen du

• Kanpoko Memoria Interfazeak (EMIF)

– mDDR (LPDDR), DDR2, DDR3, DDR3L kontrolagailua:

– mDDR: 200-MHz-eko erlojua (400-MHz datu-tasa)

- DDR2: 266-MHz-eko erlojua (532-MHz datu-tasa)

– DDR3: 400-MHz-ko erlojua (800-MHz datu-tasa)

– DDR3L: 400-MHz-eko erlojua (800-MHz datu-tasa)

– 16 biteko datu-busa

– Helbideratzeko espazio osoa 1GB

- One x16 edo Bi x8 memoria-gailuen konfigurazio onartzen ditu

- Erabilera Orokorreko Memoria Kontrolatzailea (GPMC)

- 8 biteko eta 16 biteko memoria asinkronoaren interfaze malgua, zazpi txip hautapenekin (NAND, NOR, Muxed-NOR, SRAM)

- BCH kodea erabiltzen du 4, 8 edo 16 biteko ECC onartzeko

- Hamming kodea erabiltzen du 1-bit ECC onartzeko

- Erroreak aurkitzeko modulua (ELM)

- GPMCrekin batera erabiltzen da BCH algoritmo bat erabiliz sortutako sindrome-polinomioetako datu-akatsen helbideak aurkitzeko

- 4, 8 eta 16 biteko onartzen ditu 512 byte-ko bloke-erroreen kokapena BCH algoritmoetan oinarrituta

• Denbora errealeko unitate programagarrien azpisistema eta komunikazio industrialaren azpisistema (PRU-ICSS)

- EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ eta gehiago bezalako protokoloak onartzen ditu

- Denbora errealeko bi unitate programagarri (PRU)

- 32 biteko karga/gorde RISC prozesadorea 200 MHz-n exekutatzeko gai dena

- 8KB instrukzio RAM errore bakarreko hautematearekin (parekidetasuna)

- 8KB Datu RAM akats bakarreko detekzioa (parekidetasuna)

– Ziklo bakarreko 32 biteko biderkatzailea 64 biteko metagailuarekin

- GPIO modulu hobetuak Shift In/Out laguntza eta blokeo paraleloa eskaintzen ditu kanpoko seinalean

- 12KB partekatutako RAM errore bakarreko detekzioa (parekidetasuna)

– PRU bakoitzak eskura ditzakeen 120 byte-erregistroko hiru banku

– Eten-kontrolatzailea (INTC) Sistemako sarrera-gertaerak kudeatzeko

- Interkonexio-bus lokala, barneko eta kanpoko maisuak PRU-ICSS barruko baliabideekin konektatzeko

– PRU-ICSS barruko periferikoak:

- UART ataka bat fluxua kontrolatzeko pinekin, 12 Mbps-ra arte onartzen du

– One Enhanced Capture (eCAP) Modulua

– Industrial Ethernet onartzen duten bi MII Ethernet ataka, hala nola EtherCAT

– MDI ataka bat

• Power, Berrezarri eta Erlojuaren Kudeaketa (PRCM) Modulua

- Stand-By eta Deep-Sleep moduen sarrera eta irteera kontrolatzen ditu

- Loaren sekuentziazioaren arduraduna

– Erlojuak

- 15 eta 35 MHz arteko maiztasun handiko osziladore integratua, hainbat sistema eta erloju periferikotarako erreferentziazko erlojua sortzeko erabiltzen dena

- Azpisistemetarako eta periferikoetarako erloju indibiduala gaitu eta desgaitu eta energia-kontsumoa murriztea errazteko.

- Bost ADPLL Sistemako erlojuak sortzeko (MPU azpisistema, DDR Interfazea, USB eta periferikoak [MMC eta SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

– Boterea

- Aldaezin diren bi botere-domeinu (Denbora errealeko erlojua [RTC], esnatze-logika [WAKEUP])

- Hiru potentzia-domeinu aldagarri (MPU azpisistema [MPU], SGX530 [GFX], periferikoak eta azpiegitura [PER])

- SmartReflex™ 2B Klasea inplementatzen du nukleoaren tentsioaren eskalatzeko, trokelaren tenperaturan, prozesuen aldakuntzan eta errendimenduan oinarrituta (Egokitzeko tentsioaren eskalamendua [AVS])

- Tentsio Dinamikoaren Maiztasun Eskalatzea (DVFS)

• Denbora errealeko erlojua (RTC)

- Denbora errealeko data (eguna-hilabetea-urtea-asteko eguna) eta ordua (orduak-minutuak-segundoak) informazioa

– Barne 32,768 kHz osziladorea, RTC Logika eta 1,1 V Barne LDO

– Power-on-Reset independentea (RTC_PWRONRSTn) Sarrera

- Sarrerako pin dedikatua (EXT_WAKEUP) Kanpoko Wake Gertaeretarako

- Alarma programagarria PRCM-n (esnatzeko) edo Cortex-A8-n (gertaeren jakinarazpenerako) barne etenak sortzeko erabil daiteke.

- Alarma programagarria Kanpoko irteerarekin (PMIC_POWER_EN) erabil daiteke Power Management IC gaitzeko RTC ez diren potentzia-domeinuak berreskuratzeko

• Periferikoak

- Gehienez bi USB 2.0 Abiadura Handiko DRD (Rol Bikoitzeko Gailua) Portu PHY integratuta

- Gehienez bi Gigabit Ethernet industrial MAC (10, 100, 1000 Mbps)

– Etengailu integratua

- MAC bakoitzak MII, RMII, RGMII eta MDIO Interfazeak onartzen ditu

– Ethernet MAC-ek eta Switch-ek beste funtzio batzuetatik independentean funtziona dezakete

- IEEE 1588v1 Precision Time Protocol (PTP)

– Gehienez bi kontrolagailu-area sareko (CAN) ataka

- CAN bertsioa 2 A eta B zatiak onartzen ditu

- Kanal anitzeko bi audio serieko ataka (McASP)

– 50 MHz arteko erlojuak transmititu eta jaso

- Gehienez lau serieko datu-pin McASP ataka bakoitzeko TX eta RX erloju independenteekin

– Time Division Multiplexing (TDM), Inter-IC Sound (I2S) eta antzeko formatuak onartzen ditu

- Audio Interfazearen transmisio digitala onartzen du (SPDIF, IEC60958-1 eta AES-3 formatuak)

- Igortzeko eta jasotzeko FIFO Bufferak (256 byte)

– Gehienez sei UART

- UART guztiek IrDA eta CIR moduak onartzen dituzte

- UART guztiek RTS eta CTS Fluxu Kontrola onartzen dute

- UART1-ek modem-kontrol osoa onartzen du

– Gehienez bi Master eta Esklabo McSPI Serie Interfaze

– Gehienez bi txip aukeraketa

– Gehienez 48 MHz

– Gehienez hiru MMC, SD, SDIO ataka

– 1, 4 eta 8 biteko MMC, SD, SDIO moduak

– MMCSD0-k potentzia-errail dedikatua du 1,8-V edo 3,3-V funtzionamendurako

– Gehienez 48 MHz-ko datu-transferentzia-tasa

- Txartela detektatzeko eta idazteko babesa onartzen du

– MMC4.3, SD, SDIO 2.0 Zehaztapenak betetzen ditu

– Gehienez hiru I 2C Interfaze maisu eta esklabo

- Modu estandarra (100 kHz arte)

- Modu azkarra (400 kHz arte)

– Erabilera Orokorreko I/O (GPIO) Pinen lau banku gehienez

- 32 GPIO Pin banku bakoitzeko (Multiplexed beste pin funtzional batzuekin)

- GPIO pinak Eten-sarrera gisa erabil daitezke (gehienez bi etenaldi-sarrera banku bakoitzeko)

– Gehienez hiru kanpoko DMA gertaera-sarrera, etenaldi-sarrera gisa ere erabil daitezkeenak

– 32 biteko zortzi tenporizadore

– DMTIMER1 1 ms-ko tenporizadorea da, Sistema Eragileetarako (OS) Tiketarako erabiltzen dena

– DMTIMER4–DMTIMER7 ainguratuta daude

– Watchdog tenporizadore bat

– SGX530 3D Motor grafikoa

– Lauzetan oinarritutako arkitektura segundoko 20 milioi poligono arte emanez

- Universal Scalable Shader Engine (USSE) Pixel eta Vertex Shader funtzionaltasuna barne hartzen dituen hari anitzeko motorra da

- Shader Ezaugarri aurreratuak Microsoft VS3.0, PS3.0 eta OGL2.0-en gehiegizko multzoa

- Direct3D Mobile, OGL-ES 1.1 eta 2.0 eta OpenMax-en Industriako API estandarraren euskarria

– Zeregin zehatzak aldatzea, karga orekatzea eta energiaren kudeaketa

– Geometria aurreratua DMA-k gidatutako eragiketa, PUZaren interakzio minimorako

– Kalitate handiko irudi programagarrien aurkako aliasak

– Erabat birtualizatutako memoria-helbideratzea OS funtzionamendurako, memoria bateratuaren arkitektura batean

• Jokoetarako periferikoak

• Etxeko eta Industriako Automatizazioa

• Kontsumoko aparatu medikoak

• Inprimagailuak

• Bidesari Sistema Adimendunak

• Konektatutako Vending Makinak

• Balantzak

• Hezkuntza-kontsolak

• Jostailu aurreratuak