LCMXO2-4000HC-4TG144C Eremu Programagarriko Ate Matrizea 4320 LUT 115 IO 3.3V 4 Abiadura
♠ Produktuaren deskribapena
| Produktuaren atributua | Atributuaren balioa |
| Fabrikatzailea: | Sareta |
| Produktuaren kategoria: | FPGA - Eremu Programagarriko Ate Matrizea |
| RoHS: | Xehetasunak |
| Seriea: | LCMXO2 |
| Logika elementuen kopurua: | 4320 LE |
| S/I kopurua: | 114 S/I |
| Hornidura-tentsioa - Min: | 2,375 V |
| Hornidura-tentsioa - Max: | 3,6 V |
| Gutxieneko funtzionamendu-tenperatura: | 0 °C |
| Gehienezko funtzionamendu-tenperatura: | + 85 °C |
| Datuen abiadura: | - |
| Transmisore kopurua: | - |
| Muntatzeko estiloa: | SMD/SMT |
| Paketea / Kutxa: | TQFP-144 |
| Ontziratzea: | Erretilua |
| Marka: | Sareta |
| RAM banatua: | 34 kbit |
| Txertatutako bloke RAMa - EBR: | 92 kbit |
| Gehienezko funtzionamendu-maiztasuna: | 269 MHz |
| Hezetasunarekiko sentikorra: | Bai |
| Logika-matrizeen bloke kopurua - LABak: | 540 LAB |
| Funtzionamenduko hornidura-korrontea: | 8,45 mA |
| Funtzionamenduko hornidura-tentsioa: | 2,5 V/3,3 V |
| Produktu mota: | FPGA - Eremu Programagarriko Ate Matrizea |
| Fabrika pakete kantitatea: | 60 |
| Azpikategoria: | Logika programagarriko zirkuituak |
| Memoria osoa: | 222 kbit |
| Izen komertziala: | MachXO2 |
| Unitateko pisua: | 0,046530 ontza |
1. Logika Malguaren Arkitektura
Sei gailu, 256tik 6864ra bitarteko LUT4ekin eta 18tik 334ra bitartekoekin.S/I
2. Ultra Baxuko Gailuak
65 nm-ko potentzia txikiko prozesu aurreratua
22 μW-ko itxaron-potentzia bezain baxua
Programatzeko aldakuntza baxuko diferentzialaren sarrera/irteera
Itxaroteko modua eta beste energia aurrezteko aukera batzuk
3. Memoria txertatua eta banatua
Gehienez 240 kbit-eko sysMEM™ txertatutako bloke RAMa
Gehienez 54 kbit-eko RAM banatua
FIFO kontrol logika dedikatua
4. Txip barruko erabiltzaile flash memoria
Gehienez 256 kbit-eko erabiltzailearen flash memoria
100.000 idazketa ziklo
WISHBONE, SPI, I2C eta JTAG bidez eskuragarriinterfazeak
Prozesadore bigun gisa PROM edo Flash gisa erabil daitekememoria
5. Aurrez diseinatutako iturri sinkronoaS/I
DDR erregistroak S/I zeluletan
Engranaje-logika dedikatua
7:1 engranajea pantailaren sarrera/irteerako
DDR generikoa, DDRX2, DDRX4
DDR/DDR2/LPDDR memoria dedikatua DQSrekinlaguntza
6. Errendimendu handiko eta malgutasunezko sarrera/irteerako bufferra
SysI/O™ bufferrek onartzen duinterfaze sorta:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulatua
Schmitt abiarazle sarrerak, 0,5 V-ko histeresia arte
S/I-k hot socketing-a onartzen du
Txip barruko amaiera diferentziala
Programatzeko modua gora edo behera
7. Txip barruko erloju malgua
Zortzi erloju nagusi
Bi ertz-erloju gehienez abiadura handiko S/Irakointerfazeak (goiko eta beheko aldeak bakarrik)
Gehienez bi PLL analogiko gailu bakoitzeko, n zatikidunarekin.maiztasun-sintesia
Sarrerako maiztasun-tarte zabala (7 MHz-tik 400 MHz-ra)MHz)
8. Ez-lurrunkorra, infinituki birkonfiguragarria
Berehalako piztea – mikrosegundotan pizten da
Txip bakarreko irtenbide segurua
JTAG, SPI edo I2C bidez programagarria
Aldakortasun ez-hegazkorraren atzeko planoan programazioa onartzen dumemoria
Kanpoko SPI memoriarekin abio bikoitza aukerakoa
9. TransFR™ birkonfigurazioa
Eremu barruko logikaren eguneratzea sistema funtzionatzen duen bitartean
10. Sistema Mailako Laguntza Hobetua
Txipean bertan sendotutako funtzioak: SPI, I2C,tenporizadorea/kontagailua
Txip barruko osziladorea % 5,5eko zehaztasunarekin
Sistemaren jarraipenerako TraceID bakarra
Behin Programatzeko Modua (OTP)
Elikatze-iturri bakarra funtzionamendu luzatuarekinbarrutia
IEEE 1149.1 estandarraren muga-eskaneatzea
IEEE 1532 araudiarekin bateragarria den sistema barruko programazioa
11. Pakete aukera sorta zabala
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,fpBGA, QFN pakete aukerak
Oinarri txikiko pakete aukerak
2,5 mm x 2,5 mm bezain txikia
Dentsitatearen migrazioa onartzen da
Halogenorik gabeko ontzi aurreratuak
