ADP7118ACPZN3.3-R7 LDO Tentsio-erreguladoreak 20V 200mA LDO 3.3Vo
♠ Produktuaren deskribapena
Produktuaren atributua | Atributuaren balioa |
Fabrikatzailea: | Analog Devices Inc. |
Produktu Kategoria: | LDO tentsio erregulatzaileak |
RoHS: | Xehetasunak |
Muntatzeko estiloa: | SMD/SMT |
Paketea / Kasua: | LFCSP-6 |
Irteerako tentsioa: | 3.3 V |
Irteera-korrontea: | 200 mA |
Irteera kopurua: | 1 Irteera |
Polaritatea: | Positiboa |
Korronte lasaia: | 50 uA |
Sarrerako tentsioa, gutxieneko: | 2,7 V |
Sarrerako tentsioa, gehienez: | 20 V |
Irteera mota: | Finkoa |
Gutxieneko funtzionamendu-tenperatura: | - 40 C |
Funtzionamendu-tenperatura maximoa: | + 125 C |
Utzi-tentsioa: | 200 mV |
Seriea: | ADP7118 |
Paketatzea: | Bobina |
Paketatzea: | Moztu Zinta |
Paketatzea: | MouseReel |
Marka: | Gailu analogikoak |
Produktu mota: | LDO tentsio erregulatzaileak |
Fabrikako paketearen kantitatea: | 3000 |
Azpikategoria: | PMIC - Power Management ICs |
Unitatearen pisua: | 0,001587 oz |
♠ 20 V, 200 mA, zarata baxua, CMOS LDO erregulatzaile lineala
ADP7118 CMOS, baja baxuko (LDO) erregulatzaile lineal bat da, 2,7 V-tik 20 V-ra funtzionatzen duena eta irteerako 200 mA-ko korrontea ematen duena.Sarrerako tentsio handiko LDO hau ezin hobea da 19 V-tik 1,2 V-ko errailetara funtzionatzen duten errendimendu handiko zirkuitu analogikoak eta seinale mistoak erregulatzeko.Jabedun arkitektura aurreratu bat erabiliz, gailuak potentzia-hornidura errefusa handia ematen du, zarata baxua, eta lerro eta karga iragankorreko erantzun bikaina lortzen du 2,2 µF zeramikazko irteerako kondentsadore txiki batekin.ADP7118 erregulagailuaren irteerako zarata 11 μV rms da irteerako tentsiotik independentea 5 V edo gutxiagoko aukera finkoetarako.
ADP7118 irteera tentsio finkoko 16 aukeratan dago eskuragarri.Tentsio hauek eskuragarri daude stockean: 1,2 V (erregulagarria), 1,8 V, 2,5 V, 3,3 V, 4,5 V eta 5,0 V. Eskaera bereziz eskuragarri dauden tentsio gehigarriak 1,5 V, 1,85 V, 2,0 V, 2,2 V, 2,75 dira. V, 2,8 V, 2,85 V, 3,8 V, 4,2 V eta 4,6 V.
Irteerako tentsio finko bakoitza hasierako ezarpen-puntuaren gainetik doitu daiteke kanpoko feedback zatitzaile batekin.Horri esker, ADP7118-k 1,2 V-tik VIN − VDO-ra irteerako tentsioa eskaintzen du PSRR altuarekin eta zarata baxuarekin.
Erabiltzaile programagarria kanpoko kondentsadore batekin abiarazte leuna eskuragarri dago LFCSP eta SOIC paketeetan.
ADP7118 6 kateko, 2 mm × 2 mm LFCSP batean eskuragarri dago, oso irtenbide trinkoa izateaz gain, errendimendu termiko bikaina ere eskaintzen du irteerako korronte 200 mA arte behar duten aplikazioetarako, profil txikiko aztarna txikian.ADP7118 5 beruneko TSOT eta 8 beruneko SOIC batean ere eskuragarri dago.
• Zarata txikia: 11 µV rms irteerako tentsio finkoko PSRR 88 dB 10 kHz, 68 dB 100 kHz, 50 dB 1 MHz, VOUT ≤ 5 V, VIN = 7 V.
• Sarrerako tentsio tartea: 2,7 V-tik 20 V-ra
• Irteerako korronte maximoa: 200 mA
• Hasierako zehaztasuna: ±% 0,8
• Lerroaren, kargaren eta tenperaturaren gaineko zehaztasuna
-% 1,2tik +% 1,5era, TJ = -40 °C - +85 °C
±% 1,8, TJ = -40 °C eta +125 °C artean
• Uzteko tentsio baxua: 200 mV (ohikoa) 200 mAko karga batean, VOUT = 5 V
• Erabiltzaileak abiarazte programagarria (LFCSP eta SOIC soilik)
• Eten-korronte baxua, IGND = 50 μA (ohikoa) kargarik gabe
• Itzaltze-korronte baxua: 1,8 μA VIN = 5 V-tan, 3,0 μA VIN = 20 V-tan Egonkorra 2,2 μF-ko zeramikazko irteerako kondentsadore batekin
• Irteerako tentsio finko aukerak: 1,8 V, 2,5 V, 3,3 V, 4,5 V eta 5,0 V 1,2 V eta 5,0 V arteko 16 tentsio estandar eskuragarri daude.
• Irteera erregulagarria 1,2 V-tik VIN – VDO, irteera hasierako ezarpen-puntuaren gainetik doitu daiteke
• Doitasun-gaitasuna 2 mm × 2 mm, 6 berun LFCSP, 8 berun SOIC, 5 berun TSOT AEC-Q100 automobilgintzako aplikazioetarako sailkatua
• Zarata sentikorrak diren aplikazioetarako erregulazioa
ADC eta DAC zirkuituak, doitasun-anplifikadoreak, VCO VTUNE kontrolatzeko potentzia
• Komunikazioak eta azpiegiturak
• Medikuntza eta osasun-laguntza
• Industria eta tresneria
• ADIsimPower tresnak onartzen du